大家知道，CMOS集成电路是一种以金属－氧化物－半导体场效应晶体管为基本元件构成的。由于集成电路内的场效应管，其栅极(G极)和源极(S极)之间的隔离层是一层极薄的二氧化硅，故输入阻抗很高，通常大于1000MΩ，并且具有5pF左右的输入电容，所以输入端极易受到外界静电及干扰噪声的影响。如果输入端静电能量积累到一定程度，就会把二氧化硅层击穿或击损，产生所谓的“栅穿”或“栅漏”现象，集成电路也就失效了。

　　为了防止静电危害，在一般的CMOS器件的输入回路中均设置了吸收静电的保护电路。但尽管这样，其吸收保护能力有限，通常只能吸收1～2kV(静电电容200pF左右)的静电，而实际环境中的静电能量常常超出此值。例如，人体穿着化纤类衣物经过摩擦后就能带上高达10～20kV(100～200pF)的静电电压，若被CMOS器件输入端接收，便足以使它损坏。所以在放置或使用CMOS(包括其他一些现已较少使用的MOS集成电路和MOS管)器件时，绝不可忽视对静电干扰和危害的预防，要对实际环境中一切可能产生静电的物体进行隔离或作静电泄放处理，具体可归纳以下几点注意事项。

　　1.在储存、携带或运输CMOS器件和焊装有MOS器件的半成品印制板的过程中，应将集成电路和印制板放置于金属容器内，也可用铝箔将器件包封后放入普通容器内，但不要用易产生静电的尼龙及塑料盒等容器，采用抗静电的塑料盒当然也可以。

　　2.装配工作台上不宜铺设塑料或有机玻璃板，最好铺上一块平整铝板或铁板，如没有则什么都不要铺。

　　3.焊接时，应将集成电路逐一从盒中取出并拆开包封锡箔，切忌一下子把所有器件全部拆封，摊在桌子上。

　　4.在进行装配或实验时，电烙铁、示波器、稳压源等工具及仪器仪表都应良好接地，并要经常检查，发现问题应及时处理。一种简易检查接地是否良好的方法是，在电烙铁及仪器通电时，用电笔测试其外壳，若电笔发亮，说明接地不好；反之，若电笔不亮则说明接地良好。

　　5.焊装时，爱好者应避免穿着尼龙、纯涤纶等易生静电的衣裤及手套等。

　　6.集成电路上不用的多余输入端不能悬空，应按不同电路要求进行连接。